梁博士在21年的时候，说他已经做完所有能做的了。彼时，大家已经都确定了，拿不到EUV了。各种悲观中。
后来从产品上，我们先看到了14纳米在爬良率。从财报上，我们可以看到研发费用的增速在下降，没有EUV的背景下，研发费用下降，意味着梁博士已经接近完成N+1N+2两个技术的推进。

没有新光刻机，用DUV只能做到N+2。N+1至少可以做到台积电14纳米性能，部分性能可以接近10纳米。N+2可以到台积电7纳米。

那么接线来，合封技术要登场了。
我们以N+1的最差预期来看，做出14纳米，然后进行合封，可以接近7纳米。
用N+2的最差预期来看，做出7纳米，然后进行合封，最差可以接近5纳米。
现在外媒说拆出来了7纳米，也不用特别惊奇。这可以是N+2做的，也可以是N+1后合封。

28纳米光刻、N+1N+2、先进封装。这三项技术铺出一条同向5纳米的通路。
而这条路要走通，从上游的材料硅片化学品，从EDA到设计等等，全链都要跟着突破，有一个短板都不行。在美国通过芯片法案之后，中国半导体行业已经不用再心存幻想了，只剩下一条自主之路可以走。

看官会说，即使这些周边都解决了，还有良率和成本的问题。
这时候，我们要看chiplet。chiplet简单粗暴的理解，就是原来一块10×10的乐高，现在我们可以随意切成几块来做，比如切成2×2、3×2，不再追求一块芯片实现所有功能，转而让每个小芯片完成特定功能。然后我们需要啥功能，再把对应的小芯片拿来封装在一起。封装模式有很多种，咱们今天先不抠这个细节。

因为不再追求一块实现所有功能，可以快速提升良率。同时，基于中国设计公司大多为初创的现实背景，chiplet也可以让设计的效率快速提升（当然这里有EDA工具的短板要补上）。chiplet+先进封装，就会成为我们在通向5纳米过程中的加速器，尤其是超异构也能搞定之后。

到这里5nm通路关键词变成了：28纳米光刻、N+1N+2、chiplet、先进封装（超异构）。
这条通路，如果乐观看，可以在3-5年左右，快速提升我们在5nm尤其是14nm以下的自主化比例，为保障的国家安全、产业安全做出贡献，同时为进军EUV和其他超车路线，赢得时间。
中国半导体除了自主，已经没有其他路可以走。